内容简介

本书基于美国赛灵思（Xilinx）公司全新一代FPGA设计套件——Vivado设计套件，以Xilinx大学计划（Xilinx University Program，XUP）的Aritix-7板卡为硬件平台，将数字逻辑设计与硬件描述语言Verilog HDL相结合，循序渐进地介绍了基于Xilinx Vivado的数字逻辑实验的基本过程和方法。本书包含85个例程，详细介绍了数字逻辑实验的基本设计方法。