内容简介

本书以Xilinx公司7系列FPGA、UltraScale/UltraScale+和VersalACAP内部架构为基础，介绍了与之匹配的RTL代码风格（采用SytemVerilog语言）和基于Vivado的设计分析方法。

全书共10章内容，包括了时钟网络、组合逻辑、触发器、移位寄存器、存储器、乘加运算单元和状态机的代码风格和优化方法，也包含扇出和布线拥塞的优化方法。本书可供电子工程领域内的本科高年级学生和研究生学习参考，也可供FPGA工程师和自学者参考使用。